|
|
Computational Engineering (Rechnergestütztes Ingenieurwesen) (Master of Science) >>
|
Rechnerarchitektur (RA)- Dozent/in
- Prof. Dr.-Ing. Dietmar Fey
- Angaben
- Vorlesung
2 SWS, benoteter Schein, ECTS-Studium, ECTS-Credits: 2,5
nur Fachstudium, Sprache Deutsch
Zeit und Ort: Mo 10:15 - 11:45, 00.152-113
- Studienfächer / Studienrichtungen
- WPF IuK-MA-ES-INF 1-4 (ECTS-Credits: 2,5)
WPF IuK-BA ab 5 (ECTS-Credits: 2,5)
WPF IuK-MA-ES 1-4 (ECTS-Credits: 2,5)
WPF INF-BA-V-RA ab 5 (ECTS-Credits: 2,5)
WF CE-MA-INF 1-3 (ECTS-Credits: 2,5)
WPF INF-MA 1-3 (ECTS-Credits: 2,5)
- Inhalt
- Die Vorlesung baut auf die in den Grundlagen der Rechnerarchitektur und -organisation vermittelten Inhalte auf und setzt diese mit weiterführenden Themen fort. Es werden zunächst grundlegende fortgeschrittene Techniken bei Pipelineverarbeitung und Cachezugriffen in modernen Prozessoren und Parallelrechnern behandelt. Ferner wird die Architektur von Spezialprozessoren, z.B. DSPs und Embedded Prozessoren behandelt. Es wird aufgezeigt, wie diese Techniken in konkreten Architekturen (Intel Nehalem, GPGPU, Cell BE, TMS320 DSP, Embedded Prozessor ZPU) verwendet werden. Zur Vorlesung werden eine Tafel- und eine Rechnerübung angeboten, durch deren erfolgreiche Beteiligung abgestuft mit der Vorlesung 5 bzw. 7,5 ECTS erworben werden können. In den Tafelübungen werden die in der Vorlesung vermittelten Techniken durch zu lösende Aufgaben vertieft. In der Rechnerübung soll u.a. ein einfacher Vielkern-Prozessor auf Basis des ZPU-Prozessors mit Simulationswerkzeugen aufgebaut werden. Im Einzelnen werden folgende Themen behandelt:
Organisationsaspekte von CISC und RISC-Prozessoren Behandlung von Hazards in Pipelines Fortgeschrittene Techniken der dynamischen Sprungvorhersage Fortgeschritten Cachetechniken, Cache-Kohärenz Ausnutzen von Cacheeffekten Architekturen von Digitalen Signalprozessoren Architekturen homogener und heterogener Multikern-Prozessoren (Intel Corei7, Nvidia GPUs, Cell BE) Architektur von Parallelrechnern (Clusterrechner, Superrechner) Effiziente Hardware-nahe Programmierung von Mulitkern-Prozessoren (OpenMP, SSE, CUDA, OpenCL) Leistungsmodellierung und -analyse von Multikern-Prozessoren (Roofline-Modell)
- Empfohlene Literatur
- Patterson/Hennessy: Computer Organization und Design
Hennessy/Patterson: Computer Architecture - A Quantitative Approach Stallings: Computer Organization and Architecture Märtin: Rechnerarchitekturen
- ECTS-Informationen:
- Title:
- Computer Architecture
- Credits: 2,5
- Contents
- 1) Classification of computer architectures, processor architecture, CISC vrs. RISC, organisation of memory systems, organisation of bussystems, i/o organisation, architecture of parallel computers
2) Modeling of computer architectures, hardware description languages, simulation performance and reliability evaluation
- Zusätzliche Informationen
- Erwartete Teilnehmerzahl: 30, Maximale Teilnehmerzahl: 35
www: http://www3.informatik.uni-erlangen.de/Lehre/RA/2017w/
- Zugeordnete Lehrveranstaltungen
- UE: Rechnerübungen zu Rechnerarchitektur
-
Dozent/in: Johannes Hofmann, M. Sc.
www: http://www3.informatik.uni-erlangen.de/Lehre/RA/2017w/rechneruebung.shtml
- UE: Übungen zu Rechnerarchitektur
-
Dozentinnen/Dozenten: Sebastian Rachuj, M. Sc., Johannes Hofmann, M. Sc.
www: http://www3.informatik.uni-erlangen.de/Lehre/RA/2017w/uebung.shtml
- Verwendung in folgenden UnivIS-Modulen
- Startsemester WS 2017/2018:
- Rechnerarchitektur (RA)
- Rechnerarchitektur (Vorlesung mit Übung und Rechnerübung) (RA)
- Institution: Lehrstuhl für Informatik 3 (Rechnerarchitektur)
|
 |
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|