|
|
-
Modulverantwortliche/r: Jürgen Frickel
Lehrende:
Jürgen Frickel
| Start semester: |
SS 2019 | Duration: |
1 semester | Cycle: |
halbjährlich (WS+SS) |
| Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. | Language: |
Deutsch |
Lectures:
-
-
Hardware-Beschreibungssprache VHDL
(Vorlesung mit Übung, 2 SWS, Jürgen Frickel, Mon, 14:15 - 15:45, S1 LIKE, (außer Mon 13.5.2019, Mon 27.5.2019, Mon 24.6.2019); single appointment on 6.5.2019, 16:00 - 17:30, P1 LIKE; single appointment on 20.5.2019, 12:30 - 14:00, P1 LIKE; single appointment on 27.5.2019, 14:15 - 15:45, P1 LIKE; single appointment on 17.6.2019, 16:00 - 17:30, P1 LIKE; single appointment on 24.6.2019, 14:15 - 15:45, 12:30 - 14:00, P1 LIKE; single appointment on 8.7.2019, 16:00 - 17:30, P1 LIKE; single appointment on 15.7.2019, 12:30 - 14:00, P1 LIKE; LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-IIS-Gebäude))
Die allgemeine Modulbeschreibung des Prüfungsordnungsmoduls Technische Wahlfächer (aus dem Angebot der Technischen Fakultät frei wählbar) finden Sie hier. Inhalt:
Betreuter Multimedia-Kurs über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL
(Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993
Konzepte und Konstrukte der Sprache VHDL Beschreibung auf Verhaltensebene und RT-Ebene Simulation und Synthese auf der Gatterlogik-Ebene Verwendung professioneller Software-Tools
Vorlesung mit integrierten Übungsbeispielen Übungs-Betreuung in deutsch oder englisch Kursmaterial englisch-sprachig
Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf und der Simulation digitaler Systeme und Schaltungen beschäftigen wollen.
Lernziele und Kompetenzen:
- Fachkompetenz
- Wissen
- Begriffe und Definitionen einer Hardware-Beschreibungssprache können dargelegt werden.
- Verstehen
- Hardware-Strukturen können in die Beschreibungssprache transformiert werden und umgekehrt.
- Analysieren
- Ein gewünschtes Systemverhalten kann klassifiziert, in Teilmodule strukturiert, und das System bzw. die Teilmodule in der Hardware-Beschreibungssprache realisiert werden.
- Evaluieren (Beurteilen)
- VHDL-Modelle können bezüglich des quantitativen und qualitativen Hardware-Aufwandes eingeschätzt, gegen vorliegende Randbedingungen (constraints) überprüft, und mit alternativen Lösungen verglichen werden.
- Lern- bzw. Methodenkompetenz
- Die theoretischen Inhalte der Sprache können durch Einsatz eines Simulations- und Synthesewerkzeuges im praktischen Einsatz selbständig verifiziert und deren Verständnis vertieft werden.
- Sozialkompetenz
- Die Fähigkeit, vorliegende Aufgabenstellungen in Gruppenarbeit gemeinsam zu lösen, wird gefördert.
Bemerkung:
Anmeldung über Mein Campus
Weitere Informationen:
Keywords: Hardware-Beschreibungssprache, VHDL
www: http://www.like.tf.fau.de
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
- Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
(Po-Vers. 2017w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Technische Wahlfächer (aus dem Angebot der Technischen Fakultät frei wählbar))
Dieses Modul ist daneben auch in den Studienfächern "Berufspädagogik Technik (Bachelor of Science)", "Berufspädagogik Technik (Master of Education)", "Elektrotechnik, Elektronik und Informationstechnik (Master of Science)", "Information and Communication Technology (Master of Science)", "Informations- und Kommunikationstechnik (Master of Science)" verwendbar. Details
Studien-/Prüfungsleistungen:
Hardware-Beschreibungssprache VHDL_ (Prüfungsnummer: 67501)- Prüfungsleistung, Klausur, Dauer (in Minuten): 60, benotet, 2.5 ECTS
- Anteil an der Berechnung der Modulnote: 100.0 %
- Erstablegung: SS 2019
| 1. Prüfer: | Jürgen Frickel |
- Termin: 29.07.2019, 08:00 Uhr, Ort: H 9 TechF
Termin: 10.08.2020, 08:00 Uhr, Ort: K 1 TechF
Termin: 31.03.2021, 14:00 Uhr, Ort: H 8 TechF
Hardware-Beschreibungssprache VHDL (Prüfungsnummer: 67501)(englischer Titel: VHDL Hardware Description Language)
- Prüfungsleistung, Klausur, Dauer (in Minuten): 60, benotet, 2.5 ECTS
- Anteil an der Berechnung der Modulnote: 100.0 %
- kein Erstablegung1. Wdh.: WS 2019/2020
| 1. Prüfer: | Jürgen Frickel |
- Termin: 29.07.2019, 08:00 Uhr, Ort: H 9 TechF
Termin: 10.08.2020, 08:00 Uhr, Ort: K 1 TechF
Termin: 31.03.2021, 14:00 Uhr, Ort: H 8 TechF
|
|
|