UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 Lehr-
veranstaltungen
   Personen/
Einrichtungen
   Räume   Forschungs-
bericht
   Publi-
kationen
   Internat.
Kontakte
   Examens-
arbeiten
   Telefon &
E-Mail
 
 

Prüfer: Frickel, Jürgen (Prüfernummer: 100261)

39131 Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL (5 ECTS)
UnivIS-Modul:
Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL (MOSIM+VHDL)
Bezeichnung:
Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL
Prüfungstyp:
mündliche Prüfung
Lehrveranstaltungen:

67501 Hardware-Beschreibungssprache VHDL (2.5 ECTS)
UnivIS-Modul:
Hardware-Beschreibungssprache VHDL (VHDL-D)
Bezeichnung:
Hardware-Beschreibungssprache VHDL
Prüfungstyp:
Klausur
Lehrveranstaltungen:

67501 Hardware-Beschreibungssprache VHDL (2.5 ECTS, Wiederholungsprüfung vom SS 2022)
UnivIS-Modul:
Hardware-Beschreibungssprache VHDL (VHDL-D)
Bezeichnung:
Hardware-Beschreibungssprache VHDL
Prüfungstyp:
Klausur
Lehrveranstaltungen:

68011 Kommunikationsstrukturen (5 ECTS)
UnivIS-Modul:
Kommunikationsstrukturen (KOST)
Bezeichnung:
Kommunikationsstrukturen
Prüfungstyp:
Klausur
Lehrveranstaltungen:

68011 Kommunikationsstrukturen (5 ECTS)
UnivIS-Modul:
Kommunikationsstrukturen (KOST)
Bezeichnung:
Kommunikationsstrukturen
Prüfungstyp:
Klausur
Lehrveranstaltungen:

75001 Laborpraktikum Digitaler ASIC-Entwurf (2.5 ECTS)
UnivIS-Modul:
Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)
Bezeichnung:
Laborpraktikum Digitaler ASIC-Entwurf
Prüfungstyp:
Praktikumsleistung
Lehrveranstaltungen:

914513 FPGA-Entwurf mit VHDL (5 ECTS)
UnivIS-Modul:
FPGA-Entwurf mit VHDL (FPGA&VHDL)
Bezeichnung:
FPGA-Entwurf mit VHDL
Prüfungstyp:
Klausur
Lehrveranstaltungen:

914513 FPGA-Entwurf mit VHDL (5 ECTS, Wiederholungsprüfung vom SS 2022)
UnivIS-Modul:
FPGA-Entwurf mit VHDL (FPGA&VHDL)
Bezeichnung:
FPGA-Entwurf mit VHDL
Prüfungstyp:
Klausur
Lehrveranstaltungen:

UnivIS ist ein Produkt der Config eG, Buckenhof