|
Vorlesungsverzeichnis >> Technische Fakultät (TF) >>
|
Entwurf Integrierter Schaltungen I (EIS1)
- Dozent/in
- Prof. Dr.-Ing. Sebastian M. Sattler
- Angaben
- Vorlesung
3 SWS, Kredit: 4/4, ECTS-Studium, ECTS-Credits: 5
nur Fachstudium, Sprache Deutsch
Zeit und Ort: Di 14:00 - 16:15, SR 01.030; Bemerkung zu Zeit und Ort: Röthelheim-Campus, Paul-Gordan-Str. 5, LZS
- Studienfächer / Studienrichtungen
- WPF CE-BA-TA-ME 3
WPF CE-BA-TW 3
PF EEI-DH-MIK 5
WPF EEI-DH-AET 5-9
PF EEI-BA-MIK 5-6
PF EEI-MA-MIK 1-4
WPF IuK-DH-ES-EEI1 5-9 (ECTS-Credits: 6)
WPF IuK-DH-REA-EEI1 5-9 (ECTS-Credits: 6)
WPF IuK-BA 5
WPF ME-DH-VF9 7-9 (ECTS-Credits: 5)
WPF ME-BA-MG9 5 (ECTS-Credits: 5)
WPF WING-MA 1-4
- Voraussetzungen / Organisatorisches
- Erlaubte Hilfsmittel bei Prüfungen:
- Inhalt
- Teil 1 der Vorlesung führt in den Entwurf Integrierter Schaltungen
und die dazu benötigten Grundlagen ein. Hierzu gehören die Technologie und Herstellung von Integrierten Bausteinen (vor allem CMOS, aber auch Bipolar- und Mischprozesse), aber auch der Einfluß der Entwurfsautomatisierung und von Markttrends. Verschiedene Entwurfsstile und die Grundlagen der elektrischen Schaltungsentwicklung und -simulation in ICs gezeigt an den wichtigsten Grundschaltungen werden
dargestellt. Auch das transistororientierte Layout mit geometrischen
Designregeln und die zugehörige Layoutverifikation wird gezeigt. Kapitel über Leitungen, Verbindungen und Aufbautechniken von ICs, Multichip-Module und Speichertechniken folgen.
- Empfohlene Literatur
- Geiger R. L.; Allen P. E.; Strader N. R.:
VLSI Design Techniques for Analog and Digital Circuits.
McGraw-Hill. ISBN: 0-07-100728-8
Uyemura J. P.:
Circuit design for CMOS VLSI. Kluwer Academic Publ., 1992,
ISBN: 0-7923-9184-5
- ECTS-Informationen:
- Title:
- Design of Integrated Circuits I
- Credits: 5
- Contents
- Part 1 is the introduction into fundamentals of integrated circuit technology and
fabrication (CMOS, bipolar and mixed technologies will be mentioned).
The influence of yield, cost and market considerations and
typical design flows and styles (Gate-Array, Standard Cells,
Full Custom) are shown.
MOS-transistor, MOS-models and basics of electrical design for
analog/digital circuits and memories.
Simulation on circuit level.
Polygon-based layout, geometric design rules based on technology
and electrical requirements.
Wires/connections on ICs and packaging techniques for ICs.
- Zusätzliche Informationen
- Schlagwörter: Entwurf, Mikroelektronik, integrierte Schaltung, IC, Transistor, CMOS, Layout, Simulation, Speicher, Leitung, Entwurfsautomatisierung
Erwartete Teilnehmerzahl: 20
www: http://www.lzs.eei.uni-erlangen.de/Lehrangebot/EIS%20I
- Zugeordnete Lehrveranstaltungen
- UE: Übungen zu Entwurf Integrierter Schaltungen I
-
Dozent/in: Dipl.-Ing. Jidan Al-Eryani
Zeit und Ort: Di 16:30 - 17:15, SR 01.030; Bemerkung zu Zeit und Ort: Röthelheim-Campus, Paul-Gordan-Str. 5 www: http://www.lzs.eei.uni-erlangen.de/Lehrangebot/EIS%20I
- Verwendung in folgenden UnivIS-Modulen
- Startsemester WS 2010/2011:
- Entwurf Integrierter Schaltungen I (EIS1)
- Institution: Lehrstuhl für Zuverlässige Schaltungen und Systeme
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|