UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 
 Darstellung
 
Druckansicht

 
 
 Außerdem im UnivIS
 
Vorlesungs- und Modulverzeichnis nach Studiengängen

 
 
Veranstaltungskalender

Stellenangebote

Möbel-/Rechnerbörse

 
 
Vorlesungsverzeichnis >> Technische Fakultät (TF) >>

  Entwurf Integrierter Schaltungen I (EIS I)

Dozent/in
Prof. Dr.-Ing. Sebastian M. Sattler

Angaben
Vorlesung
2 SWS, Kredit: 4/4, ECTS-Studium, ECTS-Credits: 5
nur Fachstudium, Sprache Deutsch, erster Termin am Mo., 06.10.2014
Zeit und Ort: Di 8:15 - 9:45, SR 01.030; Bemerkung zu Zeit und Ort: Röthelheim-Campus, Paul-Gordan-Str. 5, LZS

Studienfächer / Studienrichtungen
WPF EEI-BA-MIK 5-6
PF EEI-MA-MIK 1-4
WPF IuK-BA 5
PF IuK-MA-ES-INF 1-4
PF IuK-MA-REA-INF 1-4
WPF IuK-BA-S 6
WPF ME-BA-MG4 3-6 (ECTS-Credits: 5)
WPF ME-MA-MG4 1-3
WPF WING-MA 1-4
WPF WING-BA-IKS-ING-MG6 5-6
WPF BPT-MA-E ab 1

Voraussetzungen / Organisatorisches
Erlaubte Hilfsmittel bei Prüfungen:
  • schriftlich: beliebige Unterlagen

  • mündlich: keine

Inhalt
Die Vorlesung führt in die Grundlagen des integrierten digitalen Schaltungsentwurfes auf Basis von CMOS ein. Ausgehend vom MOS Transistor wird die Complementäre Logik erklärt und auf gängige statische und dynamische Schaltelemente und Ihre Erweiterungen auf hochintegrierte Schaltungen bis 0.13µm eingegangen.
  • Digitaler IC Entwurf für Deep Submicron

  • MOS Transistor

  • Herstellung, Layout und Simulation

  • MOS Inverterschaltung

  • Statische CMOS Gatter-Schaltungen

  • Entwurf von Logik mit hoher Schaltrate

  • Transfer-Gatter und dynamische Logik

  • Entwurf von Speichern

  • Zusätzliche Themen des Speicherentwurfs

Empfohlene Literatur
Literatur: D. A. Hodges, H. G. Jackson, R. A. Saleh, Analysis and Design of Digital Integrated Circuits, McGraw-Hill, 3rd Ed 2004

ECTS-Informationen:
Title:
Design of Integrated Circuits I

Credits: 5

Zusätzliche Informationen
Schlagwörter: Entwurf, Mikroelektronik, integrierte Schaltung, IC, Transistor, CMOS, Layout, Simulation, Speicher, Leitung, Entwurfsautomatisierung
Erwartete Teilnehmerzahl: 78
www: http://www.lzs.eei.uni-erlangen.de/vorlesungen/eisI

Zugeordnete Lehrveranstaltungen
UE: Übungen zu Entwurf Integrierter Schaltungen I
Dozent/in: Feim Ridvan Rasim, M. Sc.
Zeit und Ort: Mo 16:15 - 17:45, SR 01.030; Bemerkung zu Zeit und Ort: Röthelheim-Campus, Paul-Gordan-Str. 5
www: http://www.lzs.eei.uni-erlangen.de/vorlesungen/eisI

Verwendung in folgenden UnivIS-Modulen
Startsemester WS 2014/2015:
Entwurf Integrierter Schaltungen I (EIS I)

Institution: Lehrstuhl für Zuverlässige Schaltungen und Systeme
UnivIS ist ein Produkt der Config eG, Buckenhof