|
|
Vorlesungsverzeichnis >> Technische Fakultät (TF) >>
|
Praktikum Digitaler ASIC-Entwurf (ASIC-Entwurfspraktikum) (PrASIC-D)- Dozentinnen/Dozenten
- Dipl.-Ing. Susanne Weichslgartner, Dipl.-Ing. Tobias Dichtl
- Angaben
- Praktikum
3 SWS, Schein, ECTS-Studium, ECTS-Credits: 5
nur Fachstudium, Sprache Deutsch, Anmeldung am LZS, Tel: 85-23100, mailto:sek@lzs.eei.uni-erlangen.de
Zeit und Ort: 9:00 - 17:30, SR 01.030; Blockveranstaltung 28.3.2011-1.4.2011 Mo-Fr 9:00 - 17:30, KR 01.025; Bemerkung zu Zeit und Ort: LZS, Paul-Gordan-Str. 5, 1. Stock
- Studienfächer / Studienrichtungen
- WPF CE-BA-TA-ME 5
WPF CE-BA-TW 5
WPF EEI-DH-MIK 7
WPF EEI-BA 5-6
WPF INF-NF-EEI 7
WPF ME-DH-PEEI 7-9 (ECTS-Credits: 2,5)
WPF WING-MA ab 1
- Voraussetzungen / Organisatorisches
-
- Inhalt
- In diesem Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (20k - 50k Gatteräquivalente) entworfen.
Hierzu muß zu Beginn eine vorgegebene Systemspezifikation verbessert und verfeinert, das System dann partitioniert und selbständig auf die Arbeitsgruppen aufgeteilt werden.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe der Entwurfswerkzeuge SYNOPSYS bzw. XILINX simuliert, verifiziert und abschließend synthetisiert werden.
Hierbei ist außer der Schnittstellenproblematik zwischen den Arbeitsgruppen auch der Aspekt des testfreundlichen Entwurfs zu beachten.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung.
Je nach Aufgabenstellung gibt es bei evtl. vorhandener FPGA-Testumgebung (Evaluation Board) die Möglichkeit zum Funktionstest auf realer Hardware.
- Empfohlene Literatur
- Heinkel U.; Padeffke M.; Kraus O.:
VHDL-Online: http://www.vhdl-online.de
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL.
Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart
Teubner 1996
- ECTS-Informationen:
- Title:
- Digital ASIC Design Lab
- Credits: 5
- Prerequisites
-
- Contents
- The students design a complex digital circuit (20k - 50k gate equivalents) in team work.
At first the students complete a given system specification. They
have to define and distribute subtasks for design between the groups.
Models (hardware description language: VHDL) have to be written and
simulated, verified and synthesized using the SYNOPSYS tools.
The students have to take care of the interface and test aspects.
At the end of the course they combine the subtask results and simulate
the complete circuit.
- Zusätzliche Informationen
- Schlagwörter: Digital IC Entwurf ASIC CMOS Standardzellen VHDL Synthese Modellierung Systementwurf Partitionierung Simulation Layout
Erwartete Teilnehmerzahl: 10
www: http://www.lzs.eei.uni-erlangen.de/Lehrangebot/PrASIC
- Verwendung in folgenden UnivIS-Modulen
- Startsemester WS 2010/2011:
- Praktikum Digitaler ASIC-Entwurf (ASIC-Entwurfspraktikum) (PrASIC-D)
- Institution: Lehrstuhl für Zuverlässige Schaltungen und Systeme
|
 |
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|