|
|
Vorlesungsverzeichnis >> Technische Fakultät (TF) >>
|
ASIC Design Lab (PrASIC-E)- Dozentinnen/Dozenten
- Dipl.-Ing. Susanne Weichslgartner, Dipl.-Ing. Jan Ortner
- Angaben
- Praktikum
3 SWS, benoteter Schein, ECTS-Studium, ECTS-Credits: 5
nur Fachstudium, registration at LZS, Tel: 85-23100, mailto:sek@lzs.eei.uni-erlangen.de
Ort: KR 01.025; Bemerkung zu Zeit und Ort: LZS, Paul-Gordan-Str. 5, 1. floor
- Studienfächer / Studienrichtungen
- WPF CE-MA-TA-ME 1
- Voraussetzungen / Organisatorisches
-
- Inhalt
- The students design a complex digital circuit (20k - 50k gate equivalents) in team work.
At first the students complete a given system specification. They
have to define and distribute subtasks for design between the groups.
Models (hardware description language: VHDL) have to be written and
simulated, verified and synthesized using the SYNOPSYS tools.
The students have to take care of the interface and test aspects.
At the end of the course they combine the subtask results and simulate
the complete circuit.
- Empfohlene Literatur
- Heinkel U.; Padeffke M.; Kraus O.: VHDL-Online: http://www.vhdl-online.de
- ECTS-Informationen:
- Credits: 5
- Zusätzliche Informationen
- Schlagwörter: Digital IC Entwurf ASIC CMOS Standardzellen VHDL Synthese Modellierung Systementwurf Partitionierung Simulation Layout
Erwartete Teilnehmerzahl: 10
www: http://www.lzs.eei.uni-erlangen.de/Lehrangebot/PrASIC
- Institution: Lehrstuhl für Zuverlässige Schaltungen und Systeme
|
 |
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|