UnivIS
Information system of Friedrich-Alexander-University Erlangen-Nuremberg © Config eG 
FAU Logo
  Collection/class schedule    module collection Home  |  Legal Matters  |  Contact  |  Help    
search:      semester:   
ACHTUNG: seit 15.06.2022 werden Lecture list nur noch über Campo verwaltet. Diese Daten in UnivIS sind nicht mehr auf aktuellem Stand!
 
 Layout
 
printable version

  
 
course list >> Hauptfach Elektrotechnik und Informationstechnik (BPT-MA-E) >>

  Testfreundlicher Schaltungsentwurf (Design-for-Test) (DfT(RZ))

Lecturer
Dr. Jürgen Alt

Details
Vorlesung
2 cred.h, ECTS studies, ECTS credits: 2,5
nur Fachstudium, Sprache Deutsch, Anpsrechpartner: M.Sc. T. Rumpel
Time and place: Fri 9:00 - 13:00, SR 01.030

Fields of study
WF BPT-BA-E ab 5
WF WING-BA-IKS ab 5
WF ME-MA ab 1
WF IuK-MA-ES-EEI ab 1
WF EEI-BA-MIK ab 5
WF EEI-MA-MIK 1-4
WF IuK-BA ab 5
WF ME-BA ab 5
WF WING-MA ab 1
WF BPT-MA-E 1-4

Contents
Diese Vorlesung vermittelt die Grundlagen des Testfreundlichen Schaltungsentwurfs (Design-for-Test). Schwerpunkte hierbei sind digitale Schaltungselemente mit detaillierten Darstellungen zu:

  • Fehlermodellierung

  • Prüfbus (Scan Design)

  • Eingebauter Selbsttest (Built-ln Self-Test)

  • Allgemeine Testbarkeitsprobleme

Als generelle Prinzipien, die auch für andere technische Disziplinen gültig sind, werden im Rahmen der Vorlesung herausgearbeitet:

  • Komplexität und ihre Beherrschung

  • Strukturierte und funktionsorientierte Methoden

  • Optimierungen im Entwicklungsprozess und ihre Abhängkeit von Marktsegmenten

(erwartete Hörerzahl original: 10, fixe Veranstaltung: nein)

ECTS information:
Credits: 2,5

Additional information
Expected participants: 10
www: http://www.lzs.eei.uni-erlangen.de/dft

Verwendung in folgenden UnivIS-Modulen
Startsemester WS 2022/2023:
Testfreundlicher Schaltungsentwurf (Design-for-Test) (DfT)

Department: Chair of Reliable Circuits and Systems
UnivIS is a product of Config eG, Buckenhof