UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 
 Darstellung
 
Druckansicht

 
 
 Außerdem im UnivIS
 
Vorlesungs- und Modulverzeichnis nach Studiengängen

 
 
Veranstaltungskalender

Stellenangebote

Möbel-/Rechnerbörse

 
 
Vorlesungsverzeichnis >> Technische Fakultät (TF) >>

  Hardware Description Language VHDL (VHDL-E)

Dozentinnen/Dozenten
Dipl.-Ing. Susanne Weichslgartner, Dipl.-Ing. Tobias Dichtl

Angaben
Vorlesung mit Übung
2 SWS, benoteter Schein, ECTS-Studium, ECTS-Credits: 2,5, Multimedia-Course, please notify at LZS, Tel: 85-23100, sek@lzs.eei.uni-erlangen.de
Ort: KR 01.025; Bemerkung zu Zeit und Ort: n.V., Paul-Gordan-Str. 5, Röthelheim-Campus

Studienfächer / Studienrichtungen
PF CE-MA-TA-ME 1
WPF ME-DH-VF9 7-9 (ECTS-Credits: 2,5)

Voraussetzungen / Organisatorisches
parallel to VLSI II for CE-M, some knowledge in a programming language (for example in C)

Inhalt
Betreuter Multimedia-Kurs über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL (Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993, Vorlesung mit integrierten Übungsbeispielen. Konzepte und Konstrukte der Sprache, Beschreibung auf Verhaltensebene und RT-Ebene, Simulation, Synthese von Gatterlogik mit professioneller Software.
Semester- oder Blockkurs, Betreuung in dt. oder engl., Kursmaterial ist englisch-sprachig.
Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf und der Simulation digitaler und gemischter Systeme und Schaltungen beschäftigen wollen.

ECTS-Informationen:
Title:
VLSI II, some knowledge in a programming language (for example in C)

Credits: 2,5

Contents
Multimedia course about the syntax and the application of the hardware description language VHDL (Very High Speed Integrated Circuit Hardware Description Language) concerning the standards IEEE 1076-1987 and 1076-1993. The lecture integrates also exercises and examples. Main chapters are the concepts and constructs of the language, description on the behavioural and register transfer (RT) level, simulation, synthesis of gate logic with commercial design tools. The lecture and the course material are given in english.

Zusätzliche Informationen
Erwartete Teilnehmerzahl: 10
www: http://www.lzs.eei.uni-erlangen.de/Lehrangebot/VHDL/

Institution: Lehrstuhl für Zuverlässige Schaltungen und Systeme
UnivIS ist ein Produkt der Config eG, Buckenhof