|
|
Vorlesungsverzeichnis >> Technische Fakultät (TF) >>
|
Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)- Dozentinnen/Dozenten
- Dipl.-Ing. Jürgen Frickel, Akad. ORat, Dipl.-Ing. Tobias Dichtl
- Angaben
- Praktikum
3 SWS, Schein, ECTS-Studium, ECTS-Credits: 2,5
nur Fachstudium, Sprache Deutsch, Anmeldung am LIKE, J. Frickel, Tel: 85-25109, mailto:frickel@like.eei.uni-erlangen.de
Zeit und Ort: Blockveranstaltung 17.9.2012 9:00 - 21.9.2012 16:30, S1 LIKE, P1 LIKE; Bemerkung zu Zeit und Ort: LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-Gebäude)
- Studienfächer / Studienrichtungen
- WPF WING-MA 1-3
WPF EEI-DH-MIK ab 5
WPF EEI-MA-MIK ab 1
WF EEI-BA ab 4
WPF CE-BA-TW ab 4
WPF EEI-BA-MIK ab 4
WPF INF-NF-EEI ab 5
WPF ME-DH-PEEI ab 5
WPF ME-BA-MG9 ab 4
WPF ME-MA-MG9 1-3
WPF WING-BA-IKS-ING-P 4-6
WPF IuK-BA-S 4-7
- Voraussetzungen / Organisatorisches
-
- Inhalt
- In diesem Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (20k - 50k Gatteräquivalente) entworfen.
Hierzu muß zu Beginn eine vorgegebene Systemspezifikation verbessert und verfeinert, das System dann partitioniert und selbständig auf die Arbeitsgruppen aufgeteilt werden.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (SYNOPSYS bzw. XILINX, o.ä.) simuliert, verifiziert und abschließend synthetisiert werden.
Hierbei ist außer der Schnittstellenproblematik zwischen den Arbeitsgruppen auch der Aspekt des testfreundlichen Entwurfs zu beachten.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung. Je nach Aufgabenstellung gibt es auf einer vorhandenen FPGA-Testumgebung (Evaluation Board) die Möglichkeit zum Funktionstest auf realer Hardware.
- Empfohlene Literatur
- Heinkel U.; Padeffke M.; Kraus O.:
VHDL-Online: http://www.vhdl-online.de
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL.
Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart
Teubner 1996
- ECTS-Informationen:
- Credits: 2,5
- Zusätzliche Informationen
- Schlagwörter: Digital IC Entwurf ASIC CMOS Standardzellen VHDL Synthese Modellierung Systementwurf Partitionierung Simulation Layout
Erwartete Teilnehmerzahl: 8, Maximale Teilnehmerzahl: 10
www: http://www.like.eei.uni-erlangen.de
Für diese Lehrveranstaltung ist eine Anmeldung erforderlich.
Die Anmeldung erfolgt von Donnerstag, 8.3.2012, 06:00 Uhr bis Sonntag, 16.9.2012, 23:00 Uhr über: mein Campus.
- Verwendung in folgenden UnivIS-Modulen
- Startsemester SS 2012:
- Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)
- Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)
- Institution: Lehrstuhl für Informationstechnik mit dem Schwerpunkt Kommunikationselektronik (Stiftungslehrstuhl)
|
 |
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|