UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 
 Darstellung
 
Druckansicht

 
 
 Außerdem im UnivIS
 
Vorlesungs- und Modulverzeichnis nach Studiengängen

Vorlesungsverzeichnis

 
 
Veranstaltungskalender

Stellenangebote

Möbel-/Rechnerbörse

 
 
Mathematik (Bachelor of Science) >>

  Übungen zu CPU Entwurf mit VHDL (ÜCPU)

Dozentinnen/Dozenten
Dipl.-Inf. Marc Reichenbach, Konrad Häublein, M.Eng.

Angaben
Übung
2 SWS
nur Fachstudium, Sprache Deutsch
Zeit und Ort: Mo 10:15 - 11:45, 02.153

Studienfächer / Studienrichtungen
WF CE-MA-INF 4-6 (ECTS-Credits: 2,5)
WPF INF-BA-V-RA 4-6 (ECTS-Credits: 2,5)
WPF INF-MA 1-4 (ECTS-Credits: 2,5)
WPF INF-LAG 1-7 (ECTS-Credits: 2,5)
WPF INF-BA 3 (ECTS-Credits: 2,5)

Zusätzliche Informationen
Erwartete Teilnehmerzahl: 22

Zugeordnet zu: CPU Entwurf mit VHDL

Verwendung in folgenden UnivIS-Modulen
Startsemester SS 2015:
CPU Entwurf mit VHDL (CPU)
CPU Entwurf mit VHDL (Schwerpunkt CPU Entwicklung) (CPUC)
CPU Entwurf mit VHDL (Schwerpunkt VHDL) (CPUV)

Institution: Lehrstuhl für Informatik 3 (Rechnerarchitektur)
UnivIS ist ein Produkt der Config eG, Buckenhof