|
|
Vorlesungsverzeichnis >> Technische Fakultät (TF) >>
|
Digitaler Schaltungsentwurf mit VHDL (VHDL-RA)- Dozentinnen/Dozenten
- Dipl.-Inf. Marc Reichenbach, Prof. Dr.-Ing. Dietmar Fey
- Angaben
- Vorlesung
2 SWS, benoteter Schein, Sprache Deutsch
Zeit und Ort: Fr 10:15 - 11:45, 07.150
- Studienfächer / Studienrichtungen
- WPF INF-BA-V-RA 4-6 (ECTS-Credits: 2,5)
WF IuK-BA ab 5 (ECTS-Credits: 2,5)
- Inhalt
- Hardware-Entwurf in VHDL
Hardware-Design-Flow (Synthese für ASIC und FPGA) Simulation Synthesefähige VHDL-Beschreibungen Grundschaltungen der Rechnerarchitektur in VHDL (für ASIC und FPGA) Hardware-Debugging Einführung in Verifikations-Techniken
- Empfohlene Literatur
-
- Zusätzliche Informationen
- Erwartete Teilnehmerzahl: 16
www: http://www3.informatik.uni-erlangen.de/Lehre/VHDL-RA/SS2014/
- Zugeordnete Lehrveranstaltungen
- UE: Übungen zu Digitaler Schaltungsentwurf mit VHDL
-
Dozentinnen/Dozenten: Dipl.-Inf. Marc Reichenbach, Christian Hartmann, M. Sc.
Zeit und Ort: Fr 12:15 - 13:45, 02.153
- Verwendung in folgenden UnivIS-Modulen
- Startsemester SS 2014:
- Digitaler Schaltungsentwurf mit VHDL (VHDL-RA)
- Institution: Lehrstuhl für Informatik 3 (Rechnerarchitektur)
|
 |
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|