CPU Entwurf mit VHDL (CPU)- Dozent/in
- Dipl.-Inf. Marc Reichenbach
- Angaben
- Vorlesung
4 SWS, Sprache Deutsch
Zeit und Ort: Mi 14:15 - 15:45, 07.150; Fr 12:15 - 13:45, 07.150
- Studienfächer / Studienrichtungen
- WF CE-BA-TW 3-6 (ECTS-Credits: 2,5)
WPF INF-BA-V-RA 4-6 (ECTS-Credits: 2,5)
WPF INF-MA 1-4 (ECTS-Credits: 2,5)
WPF INF-LAG 1-7 (ECTS-Credits: 2,5)
WF CE-MA 1-3 (ECTS-Credits: 2,5)
- Zusätzliche Informationen
- Erwartete Teilnehmerzahl: 15
www: http://www3.informatik.uni-erlangen.de/Lehre/CPU/SS2014/
- Zugeordnete Lehrveranstaltungen
- UE: Übungen zu CPU Entwurf mit VHDL
-
Dozentinnen/Dozenten: Dipl.-Inf. Marc Reichenbach, Konrad Häublein, M.Eng.
Zeit und Ort: Mo 10:15 - 11:45, 02.153
- Verwendung in folgenden UnivIS-Modulen
- Startsemester SS 2015:
- CPU Entwurf mit VHDL (CPU)
- CPU Entwurf mit VHDL (Schwerpunkt CPU Entwicklung) (CPUC)
- CPU Entwurf mit VHDL (Schwerpunkt VHDL) (CPUV)
- Institution: Lehrstuhl für Informatik 3 (Rechnerarchitektur)
|
|