FPGA-Entwurf mit VHDL (FPGA&VHDL)5 ECTS
(englische Bezeichnung: FPGA Design with VHDL)
(Prüfungsordnungsmodul: FPGA-Entwurf mit VHDL)

Lehrveranstaltungen:

• • Hardware-Beschreibungssprache VHDL
    (Vorlesung mit Übung, 2 SWS, Jürgen Frickel, Di, 12:15 - 13:45, S1 LIKE; Di, 10:15 - 11:45, P1 LIKE)
  • Praktikum Digitaler ASIC-Entwurf (Blockpraktikum)
    (Praktikum, 3 SWS, Anwesenheitspflicht, Jürgen Frickel, Blockveranstaltung 27.2.2023-3.3.2023 Mo-Fr, 9:00 - 17:00, P1 LIKE, S1 LIKE; Präsenz)

Inhalt:

Vorlesung mit integrierter Rechnerübung zur Syntax und zur Anwendung der Hardware-Beschreibungssprache VHDL (Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993, Anwendung von VHDL zum Entwurf von FPGAs in der Praxis.

• Konzepte und Konstrukte der Sprache VHDL

• Beschreibung auf Verhaltens- und Register-Transfer-Ebene

• Simulation und Synthese auf der Gatterlogik-Ebene

• Verwendung professioneller Software-Tools (Xilinx Vivado)
  

• Vorlesung mit integrierten Rechner-Übungen (Labs)

• Kursmaterial ist englisch-sprachig, die Vorlesungssprache deutsch
  

Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf, Simulation und Synthese digitaler Systeme und Schaltungen beschäftigen wollen.
Im zu absolvierenden Praktikum wird jeweils in Zweiergruppen eine komplexe digitale Schaltung für ein FPGA entworfen, Entwurfsziel sind hardware- und grafikorientierte Anwendungen, die ohne Prozessor/Software als reine Hardware-Lösung entwickelt und realisiert werden müssen.
Hierzu müssen die Teilnehmer zu Beginn eine rudimentär vorgegebene Systemspezifikation analysieren, verbessern und verfeinern, eine Systemidee entwickeln, das geplante System partitionieren und auf Module aufteilen. Die angestrebten Lösungen werden in regelmässigen Kurzvorträgen mit der Gesamtgruppe dikutiert.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe des Entwurfswerkzeugs (aktuell: XILINX Vivado) spezifiziert, simuliert, verifiziert und abschließend für die Ziel-Hardware synthetisiert werden. Hierbei ist außer der Schnittstellenproblematik zwischen den Modulen auch der Aspekt des simulations- und testfreundlichen Entwurfs zu beachten.
Mit einer vorhandenen FPGA-Testumgebung (Evaluation/Education Board) wird der Funktions- und Systemtest auf realer Hardware durchgeführt.
Nach der Verifikation und Zusammenschaltung aller Module erfolgt ein abschließender Funktionstest und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, Effizienz, etc.) der Schaltung in Form einer Demonstration vor der Gesamtgruppe.
Zielgruppe sind Studierende des Masterstudienganges Medizintechnik mit dem Schwerpunkt Medizinelektronik, die sich mit dem Entwurf, der Simulation und der Realisierung digitaler Systeme und Schaltungen als FPGA beschäftigen wollen.

Lernziele und Kompetenzen:

Fachkompetenz

Wissen

Die Studierenden können Begriffe und Definitionen einer Hardware-Beschreibungssprache (hier VHDL) darlegen.

Verstehen

Die Studierenden verstehen den Zusammenhang bzw. die Transformation zwischen einer Hardware-Struktur und deren Abbildung in einer Hardware-Beschreibungssprache in beiden Richtungen.

Anwenden

Die Studierenden setzen die erlernte Hardware-Beschreibungssprache VHDL in ihrem vollen Umfang zur Spezifikation und Implementierung eines komplexen, digitalen Systems ein.

Analysieren

Die Studierenden klassifizieren ein gewünschtes Systemverhalten, strukturieren dieses in Teilmodule, und realisieren die Teilmodule bzw. das System in der Hardware-Beschreibungssprache.

Evaluieren (Beurteilen)

Die Studierenden diskutieren und bewerten im Rahmen von Kurzvorträgen eigene und fremde Lösungsvorschläge zum Systementwurf, vergleichen diese nach eigenen Kriterien, und wählen dann hiermit die besten Lösungen zur Realisierung aus. Die Studierenden bewerten nach Fertigstellung des Systementwurfs nach verschiedenen Kriterien (Größe, Geschwindigkeit=längster Pfad, Performance, Ästhetik, Code-Qualität) ihre und die anderen Entwürfe.

Erschaffen

Wegen der sehr knappen Auslegung der gegebenen Spezifikation der Systembeschreibung konzipieren die Studierenden ganz eigene, individuelle Lösungen für die Funktionsmodule und das Gesamtsystem.

Lern- bzw. Methodenkompetenz

Die theoretischen Inhalte der Sprache können durch Einsatz eines Simulations- und Synthesewerkzeuges im praktischen Einsatz selbständig verifiziert und deren Verständnis vertieft werden. Die Studierenden erlernen die Methodik zur Transformation einer Systemidee in eine digitale Realisierung.

Sozialkompetenz

Studierende erlernen, Problemstellungen in Gruppenarbeit gemeinsam zu lösen. Die Studierenden erarbeiten ihre Lösungen in Zweiergruppen und erläutern bzw. verteidigen diese in Kurzvorträgen gegenüber der Gesamtgruppe.

Literatur:

Frickel J.; Skript der LV "Hardware-Beschreibungssprache VHDL"
Xilinx; Handbuch Xilinx Vivado
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL. Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart Teubner 1996

Bemerkung:

Anmeldung über Mein-Campus (siehe Link bei LV im UniViS)

Weitere Informationen:

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

1. Medizintechnik (Master of Science)
   (Po-Vers. 2019w | TechFak | Medizintechnik (Master of Science) | Modulgruppen M1, M2, M3, M5, M7 nach Studienrichtungen | Studienrichtung Medizinelektronik | M5 Medizintechnische Vertiefungsmodule (MEL) | FPGA-Entwurf mit VHDL)

Studien-/Prüfungsleistungen:

FPGA-Entwurf mit VHDL (Prüfungsnummer: 914513)

(englischer Titel: FPGA Design with VHDL)

Prüfungsleistung, Klausur, Dauer (in Minuten): 60, benotet, 5 ECTS

Anteil an der Berechnung der Modulnote: 100.0 %

weitere Erläuterungen:
Teilnahme am Praktikum Digitaler ASIC-Entwurf

• Note berechnet sich zu 100% aus der Klausur in HwBS-VHDL

Prüfungssprache: Deutsch

Erstablegung: WS 2022/2023, 1. Wdh.: SS 2023

1. Prüfer:

Jürgen Frickel

Termin: 01.08.2022