Entwurf Integrierter Schaltungen I (EIS I)5 ECTS
(englische Bezeichnung: Design on Integrated Circuits I)
(Prüfungsordnungsmodul: Entwurf integrierter Schaltungen I)

Lehrveranstaltungen:

• • Entwurf Integrierter Schaltungen I
    (Vorlesung, 2 SWS, Sebastian M. Sattler, Di, 10:15 - 11:45, SR 01.030; Röthelheim-Campus, Paul-Gordan-Str. 5, LZS)
  • Übungen zu Entwurf Integrierter Schaltungen I
    (Übung, 2 SWS, Florian Deeg et al., Fr, 14:15 - 15:45, SR 01.030; Röthelheim-Campus, Paul-Gordan-Str. 5)

Inhalt:

Es wird in die Grundlagen des integrierten digitalen Schaltungsentwurfes auf Basis von CMOS eingeführt. Ausgehend vom MOS Transistor wird die Complementäre Logik erklärt und auf gängige statische und dynamische Schaltelemente und ihre Erweiterungen auf hochintegrierte Schaltungen bis 0.13µm eingegangen.

• Digitaler IC Entwurf für Deep Submicron

• MOS Transistor

• Herstellung, Layout und Simulation

• MOS Inverterschaltung

• Statische CMOS Gatter-Schaltungen

• Entwurf von Logik mit hoher Schaltrate

• Transfer-Gatter und dynamische Logik

• Entwurf von Speichern

• Zusätzliche Themen des Speicherentwurfs

Content

It introduces students to the basics of digital integrated circuit design in CMOS. Starting from the MOS transistor, complementary logic is explained. Common static and dynamic switching elements are discussed as well as their extensions to large scale integrated circuits (0.18μm-0.13μm).
• Deep Submicron Digital IC Design
• MOS Transistor
• Fabrication, Layout and Simulation
• MOS Inverter Circuits
• Static CMOS Gate-Circuits
• Design of Logic with High Switching Rate
• Transfer-Gates and Dynamic Logic
• Design of Memory
• Additional Topics of Memory Design

Lernziele und Kompetenzen:

Verstehen

• Die Studierenden gewinnen einen Überblick über existierende Integrationstechnologien und Entwurfsmethodiken für Integrierte Schaltungen in 0,18µm und 0,13µm CMOS. Dabei verstehen die Studierenden auch die Zusammenhänge zwischen technischen und wirtschaftlichen Gesichtspunkten der Halbleiterfertigung.
  

Evaluieren (Beurteilen)

• Die Studierenden analysiert das Verhalten von MOS/CMOS-Transistoren. Daneben können sie verschiedene statische und dynamische digitale Schaltungsstrukturen auf Transistorebene bewerten.

Learning objectives and competencies:

Understand
• gain an overview of existing integration technologies and integrated circuit design techniques in CMOS (0.18μm-0.13μm), understanding technical and economic aspects of semiconductor manufacturing.

Evaluate (Assess)

• Analyze the behavior of MOS / CMOS transistors and evaluate various static and dynamic digital circuit structures at transistor level.

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

1. Artificial Intelligence (Master of Science)
   (Po-Vers. 2021s | TechFak | Artificial Intelligence (Master of Science) | Gesamtkonto | Nebenfach | Nebenfach Elektrotechnik, Elektronik und Informationstechnik | Mikroelektronik | Entwurf integrierter Schaltungen I)

Studien-/Prüfungsleistungen:

Entwurf integrierter Schaltungen I / Design of Integrated Circuits I (Prüfungsnummer: 65901)

(englischer Titel: Design of Integrated Circuits I)

Prüfungsleistung, Klausur, Dauer (in Minuten): 90, benotet

Anteil an der Berechnung der Modulnote: 100.0 %

Erstablegung: WS 2022/2023, 1. Wdh.: SS 2023, 2. Wdh.: keine Wiederholung

1. Prüfer:

Sebastian M. Sattler