UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 
 Darstellung
 
Druckansicht

 
 
Modulbeschreibung (PDF)

 
 
 Außerdem im UnivIS
 
Vorlesungs- und Modulverzeichnis nach Studiengängen

Vorlesungsverzeichnis

 
 
Veranstaltungskalender

Stellenangebote

Möbel-/Rechnerbörse

 
 
Elektrotechnik, Elektronik und Informationstechnik (Master of Science) >>

Hardware-Beschreibungssprache VHDL (VHDL-D)2.5 ECTS
(englische Bezeichnung: Hardware Description Language VHDL)
(Prüfungsordnungsmodul: Hardware-Beschreibungssprache VHDL)

Modulverantwortliche/r: Jürgen Frickel
Lehrende: Jürgen Frickel, Robért Glein


Startsemester: SS 2015Dauer: 1 SemesterTurnus: halbjährlich (WS+SS)
Präsenzzeit: 30 Std.Eigenstudium: 45 Std.Sprache: Deutsch

Lehrveranstaltungen:


Inhalt:

Betreuter Multimedia-Kurs über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL
(Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993

  • Konzepte und Konstrukte der Sprache VHDL

  • Beschreibung auf Verhaltensebene und RT-Ebene

  • Simulation und Synthese auf der Gatterlogik-Ebene

  • Verwendung professioneller Software-Tools

  • Vorlesung mit integrierten Übungsbeispielen

  • Übungs-Betreuung in deutsch oder englisch

  • Kursmaterial englisch-sprachig

Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf und der Simulation digitaler Systeme und Schaltungen beschäftigen wollen.

Lernziele und Kompetenzen:


Fachkompetenz
Wissen
Begriffe und Definitionen einer Hardware-Beschreibungssprache können dargelegt werden.
Verstehen
Hardware-Strukturen können in die Beschreibungssprache transformiert werden und umgekehrt.
Analysieren
Ein gewünschtes Systemverhalten kann klassifiziert, in Teilmodule strukturiert, und das System bzw. die Teilmodule in der Hardware-Beschreibungssprache realisiert werden.
Evaluieren (Beurteilen)
VHDL-Modelle können bezüglich des quantitativen und qualitativen Hardware-Aufwandes eingeschätzt, gegen vorliegende Randbedingungen (constraints) überprüft, und mit alternativen Lösungen verglichen werden.
Lern- bzw. Methodenkompetenz
Die theoretischen Inhalte der Sprache können durch Einsatz eines Simulations- und Synthesewerkzeuges im praktischen Einsatz selbständig verifiziert und deren Verständnis vertieft werden.
Sozialkompetenz
Die Fähigkeit, vorliegende Aufgabenstellungen in Gruppenarbeit gemeinsam zu lösen, wird gefördert.

Bemerkung:

Anmeldung über Mein Campus


Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

  1. Elektrotechnik, Elektronik und Informationstechnik (Master of Science)
    (Po-Vers. 2015s | Masterprüfung | Studienrichtung Mikroelektronik | Vertiefungsmodule Mikroelektronik | Hardware-Beschreibungssprache VHDL)
Dieses Modul ist daneben auch in den Studienfächern "Berufspädagogik Technik (Master of Education)", "Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)", "Informations- und Kommunikationstechnik (Master of Science)" verwendbar. Details

Studien-/Prüfungsleistungen:

Hardware-Beschreibungssprache VHDL_ (Prüfungsnummer: 67501)
Prüfungsleistung, Klausur, Dauer (in Minuten): 60, benotet
Anteil an der Berechnung der Modulnote: 100.0 %

Erstablegung: SS 2015
1. Prüfer: Jürgen Frickel
Termin: 20.07.2015, 08:00 Uhr, Ort: K 1 TechF
Termin: 18.07.2016, 10:00 Uhr, Ort: LS
Termin: 12.04.2017, 14:00 Uhr, Ort: H 8 TechF

Hardware-Beschreibungssprache VHDL (Prüfungsnummer: 67501)

(englischer Titel: VHDL Hardware Description Language)

Prüfungsleistung, mündliche Prüfung, Dauer (in Minuten): 30, benotet
Anteil an der Berechnung der Modulnote: 100.0 %

kein Erstablegung1. Wdh.: WS 2015/2016
1. Prüfer: Jürgen Frickel
Termin: 20.07.2015, 08:00 Uhr, Ort: K 1 TechF
Termin: 18.07.2016, 10:00 Uhr, Ort: LS
Termin: 12.04.2017, 14:00 Uhr, Ort: H 8 TechF

UnivIS ist ein Produkt der Config eG, Buckenhof