Projekt

ESI - Applikationsspezifische Multi-Core Prozessor-Architekturen für die parallele Vorverarbeitung in smarten Hochgeschwindigkeitskameras

Mit Hilfe von applikationsspezifischen Prozessorarchitekturen und darauf zugeschnittenen Hardware-nahen Algorithmen sowie einer auf die Parallelarchitektur optimal abgestimmten Technologie zur Signalerfassung sollen bestimmte Aufgaben bei der Bildvorverarbeitung direkt in die Elektronik von Hochgeschwindigkeitskameras integriert werden. Durch die Kombination von innovativem Architekturkonzept und innovativer Technologie werden Hochgeschwindigkeitskameras, die bisher nur in der Lage sind, Bilder schnell zu erfassen und weiterzugeben, auch zu intelligenten Kameras. Das Einsatzgebiet von Hochgeschwindigkeitskameras wird sich dadurch erweitern. So können Prozesse in der Industrieautomatisierung, z.B. bei der Qualitätskontrolle in der Werkzeugherstellung, nicht nur schneller, sondern auch mit besserer Trefferquote bei der Entscheidungsfindung „Ausschuss / kein Defekt“ durchgeführt werden.

Maßnahmen im Jahr 2013:
-----------------------------------------------
i) Abschluss der konzeptionellen Arbeiten an homogenen Applikations-spezifischen Multicore-Architekturen (ohne 3D-Aufbau)
ii) Erweiterung der konzeptionellen Architekturarbeiten im Hinblick auf heterogene Architekturen (Applikations-spezifische Prozessorfelder für Bildvorverarbeitungsoperatoren plus Standard-Multikern-Prozessoren für Bildnachverarbeitung; organisiert in Pipelinebetrieb)
iii) Planung der Umsetzung konkreter Applikationsalgorithmen (Hough-Transformationen und Fußgängererkennung) auf den gefundenen heterogenen Architekturen
iv) DFAM-Projektantrag mit FAPS (3D-Chipstapel in einer smarten Kamera) eingereicht

Projektleitung:
Prof. Dr.-Ing. Dietmar Fey

Beteiligte:
Dr.-Ing. Marc Reichenbach, Akad. Rat, Konrad Häublein, M.Eng.

Stichwörter:
Parallel Architekturen, Multi-Core, Smart Camera

Laufzeit: 1.4.2010 - 31.12.2014

Förderer:
ESI

Publikationen

Schmidt, Michael ; Reichenbach, Marc ; Loos, Andreas ; Fey, Dietmar: A Smart Camera Processing Pipeline for Image Applications Utilizing Marching Pixels. In: Signal & Image Processing : An International Journal (SIPIJ) Vol.2, No.3, September 2011 Vol. 2 (2011), Nr. 3, S. 137-156

Reichenbach, Marc ; Schmidt, Michael ; Fey, Dietmar: Analytical Model for the Optimization of Self-Organizing Image Processing Systems Utilizing Cellular Automata. In: ISORC2011 (Veranst.) : Object/Component/Service-Oriented Real-Time Distributed Computing Workshops (ISORCW) (14th IEEE International Symposium Newport Beach 28.-31.04.2011). 2011, S. 162-171. - ISBN 978-1-4577-0303-4
[doi>10.1109/ISORCW.2011.25]

Loos, Andreas ; Reichenbach, Marc ; Fey, Dietmar: ASIC Architecture to Determine Object Centroids from Gray-Scale Images Using Marching Pixels. In: Al-Majeed, Salah S. ; Hu, Chin-Lin ; Nagamalai, Dhinaharan (Hrsg.) : Advances in Wireless, Mobile Networks and Applications (International Conferences, WiMoA 2011 and ICCSEA 2011 Dubai 25.-27.05.2011). Bd. 154, 1. Aufl. Heidelberg : Springer, 2011, S. 234-249. - ISBN 978-3-642-21152-2

Reichenbach, Marc ; Seidler, Ralf ; Fey, Dietmar ; Pfundt, Benjamin: Design of a Programmable Architecture for Cellular Automata Based Image Processing for Smart Camera Chips. In: Global Science & Technology Forum (Veranst.) : Proc. of the Annual International Conference on Advances in Distributed and Parallel Computing (ADPC 2010) (Annual International Conference on Advances in Distributed and Parallel Computing (ADPC 2010) Singapur 1.-2. November 2010). 2010, S. A58-A63. - ISBN 978-981-08-7656-2

Loos, Andreas ; Schmidt, Michael ; Fey, Dietmar ; Gröbel, Jens: Dynamically programmable image processor for compact vision systems. In: IEEE Computer Society (Hrsg.) : Proceedings of the 10th IEEE Conference on Computer and Information Technology (Computer and Information Technology (CIT) Bradford, UK 29.06.2010-01.07.2010). Bd. 1, 1. Aufl. IEEE, CS Digital Library : IEEE Computer Society, 2010, S. 33-40. - ISBN 978-0-7695-4108-2
[doi>10.1109/CIT.2010.50]