UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 Lehr-
veranstaltungen
   Personen/
Einrichtungen
   Räume   Forschungs-
bericht
   Publi-
kationen
   Internat.
Kontakte
   Examens-
arbeiten
   Telefon &
E-Mail
 
 
 Darstellung
 
Druckansicht

 
 
Einrichtungen >> Technische Fakultät (TF) >> Department Informatik (INF) >> Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) >>
DFG-Projekt AEOS: Aktororientierte Synthese und Optimierung digitaler Hardware/Software-Systeme auf Systemebene

Während Entwurfsverfahren sowohl für Hardware als auch Software auf niedrigen Abstraktionsebenen mittlerweile weitgehend automatisiert sind, fehlte es nach wie vor an entsprechenden Verfahren für eingebettete Rechensysteme auf Systemebene. Dies ist umso bedenklicher, da Fehlentscheidungen auf dieser Ebene einen enormen Einfluss auf die Optimalität der entwickelten Produkte besitzen, und sich in späteren Entwurfsphasen nicht mehr mit vertretbarem Aufwand revidieren lassen.

Ziel des Projekts war daher die Konzeption und Evaluierung automatischer Methoden zur Synthese und Optimierung von eingebetteten digitalen Hardware/Software-Systemen auf der Systemebene. Die entwickelten Methoden wurden in die bestehende Entwurfsraumexploration integriert, und ermöglichen unterschiedliche, aber dennoch optimale Hardware/Software-Lösungen synthetisieren zu können.

Thematisch lässt sich das Projekt somit in zwei Bereiche einteilen:

Methoden zur aktorbasierten Softwaresynthese (insbesondere Multiprozessor-Ablaufplanung)
Hier wurden im Rahmen des Projekts formale Methoden zur Modellverfeinerung, insbesondere zum Clustering und zur Ablaufplanung von aktorbasierten Modellen entwickelt und untersucht. Durch das Clustering statischer Teilgraphen konnte gezeigt werden, dass der Scheduling-Overhead insbesondere für diese Systeme signifikant reduziert werden kann.

Methoden zur aktorbasierten Hardwaresynthese
Um optimale Ergebnisse für das Gesamtsystem zu erzielen, ist neben der automatischen Synthese einzelner Module der Anwendung eine integrierte, automatische Kommunikationssynthese notwendig. Während für die Verhaltenssynthese heutzutage kommerzielle Werkzeuge verfügbar sind, ist die Implementierung der Kommunikation mit anderen Hardware- oder Software-Modulen nach wie vor eine manuelle und nachgelagerte Aufgabe. Der hier verfolge aktororientierte Ansatz bietet die Möglichkeit, auch diese Aufgabe zu automatisieren und somit Aktoren unabhängig von ihrer Implementierungsart miteinander zu verbinden.

Darüber hinaus wurde eine prototypische Evaluierung der erreichten Güte anhand einer industriellen Fallstudie durchgeführt.

Gefördert wurde dieses Forschungsvorhaben durch die Deutsche Forschungsgemeinschaft (DFG) als Projekt HA 4463/3-1 sowie weiter gefördert durch die Deutsche Forschungsgemeinschaft (DFG) als Projekt HA 4463/3-2 und TE 163/18-2.

Projektleitung:
Prof. Dr.-Ing. Jürgen Teich

Beteiligte:
Dr.-Ing. Joachim Falk, Dr.-Ing. Tobias Schwarzer

Laufzeit: 1.3.2010 - 31.12.2015

Förderer:
Deutsche Forschungsgemeinschaft

Mitwirkende Institutionen:
Universität Rostock

Kontakt:
Falk, Joachim
Telefon +49-9131-85-25143, Fax +49-9131-85-25149, E-Mail: joachim.falk@fau.de
UnivIS ist ein Produkt der Config eG, Buckenhof