Projekt

Das Ziel des Projekts ist die Erforschung einer Entwurfsmethodik für eine Klasse neuartiger Rechnerarchitekturen, die sich durch die besonderen Eigenschaften der Vernetztheit und der Rekonfigurierbarkeit auf Hardwareebene auszeichnen und die für einen speziellen technischen Kontext entwickelt werden (eingebettetes System).
Die Rekonfigurierbarkeit ist hierbei nicht auf die einzelnen Hardwaremodule (Knoten des Netzwerks) beschränkt, sondern muss auch für die Knotenverbindungen gelten. Typische Anwendungsfelder für rekonfigurierbare Netzwerke sind die Automobilelektronik oder Body-Area-Netzwerke. Gerade im Bereich der Automobiltechnik ist zu erkennen, dass sich bis zu 100 Prozessoren die unterschiedlichsten Spezialaufgaben im Fahrzeug teilen. Die Systeme sind verteilt, da es günstiger ist, bestimmte Funktionen und Vorverarbeitungen vor Ort durchzuführen, also dezentral. In diesem Bereich hat man jedoch mittlerweile erkannt, dass die Systeme sehr teuer werden und die statische Auslegung der Einzelkomponenten und deren Verbindung über ein genormtes Busmedium (z.B. CAN-Bus in der Automobiltechnik) dazu führt, dass bestimmte Funktionalitäten nur so lange aufrecht erhalten werden können, wie der am Sensor oder Aktuator angeschlossene Knoten ordnungsgemäß funktioniert. Die Knoten sind ferner oft schlecht ausgelastet, da sie nicht in der Lage sind, Funktionen anderer Module - insbesondere wäre dies bei Ausfall eines Moduls wünschenswert - zu übernehmen.
Das Gleiche gilt für den aktuellen Forschungsbereich von Body-Area-Netzwerken. Hier soll es möglich sein, neue Sensoren und Aktuatoren sowie neue Funktionalitäten in ein funktionierendes System zu integrieren, ohne die Hardware komplett austauschen zu müssen.
In beiden Bereichen bietet es sich an, Konzepte zu überlegen, wie man solche komplexen eingebetteten Systeme hardwaremäßig auslegen sollte, damit die Eigenschaften Flexibilität, Erweiterbarkeit, Spezialisiertheit, Ausfallsicherheit und Effizienz gleichsam erfüllt sind. Software liefert zweifelsohne die beste Flexibilität, ist hingegen in vielen Anwendungsbereichen eingebetteter Systeme aufgrund von Geschwindigkeits- oder Energieverbrauchsanforderungen nicht einsetzbar. Die widersprüchlichen Eigenschaften von Flexibilität und Spezialisiertheit sowie Ausfallsicherheit sind hingegen durch den Einsatz von Rekonfigurierbarkeit in den Hardwareelementen möglich. Die von uns auf der Netzwerkebene (Makroebene) durchgeführten Untersuchungen betreffen folgende Problemstellungen:
Modellierung: Als Grundlage zur Analyse von Ausfallsicherheit und Fehlertoleranz sowie zum Verständnis der Optimierungs- und Syntheseschritte für ReCoNets setzen wir auf einem graphenbasierten Ansatz zur Modellierung von statischen Anwendungen und statischen Architekturen auf. Dieses Modell wird durch Einführung einer Graphenhierarchie so erweitert, dass auf der Anwendungsseite die zeitvariante Last eines Systems als Auswahlproblem von einem oder einer Teilmenge aller denkbar möglichen aktiven Prozesse modelliert wird. Aufgrund der Rekonfigurierbarkeit auf mehreren Ebenen (hier: Netzwerk (Makro) und Knoten (Mikroebene)) bietet es sich an, ebenfalls die Möglichkeit der Hierarchie zu untersuchen. Die Rekonfiguration eines Knotens werden beispielsweise so dargestellt werden, dass zeitlich ein alternativer, hierarchischer Knoten (Cluster) ausgewählt (aktiviert) wird.
Analyse:
Zeitvariante Allokationen und Bindungen: Für statische Architekturen bestimmt man die Allokation (welche Knoten sollte die beste Architektur für die gegebene Anwendung beinhalten?), die Bindung (welcher Prozess läuft auf welchem Knoten?) und die Ablaufplanung (wann bzw. in welcher Reihenfolge oder mit welcher Priorität läuft ein Prozess auf dem ihm zugewiesenen Knoten?) nur einmal zur Entwurfszeit. Da wir hier davon ausgehen, dass sowohl Leitungen (Kanten) als auch Knoten der Architektur im Betrieb des Systems ausfallen bzw. Leitungen und Knoten in das System zur Laufzeit hinzugefügt werden können, werden Allokation, Bindung und Ablaufplanung abhängig von der Laufzeit t definiert, so dass wir über die Zeit parametrisierte Allokationen, Bindungen und Ablaufplanungen erhalten. Fällt beispielsweise zum Zeitpunkt t ein allozierter Knoten aus, so wird zu diesem Zeitpunkt die Allokation geändert.
Analyse von Fehlertoleranz und Ausfallsicherheit eines ReCoNets: Darauf basierend beschäftigen wir uns mit Fragen der Ausfallsicherheit eines ReCoNets. Dazu betrachten wir die zwei Problemfälle einer Leitungsstörung bzw. eines Leitungsausfalls sowie eines Knotenausfalls. Falls eine Leitung ausfällt, sollen die Daten, die über diesen Knoten geroutet werden, einen anderen Weg nehmen, falls dies möglich ist. Statt einen wahrscheinlichkeitstheoretischen Ansatz der sog. Zuverlässigkeit bzw. der sog. Fehlerwahrscheinlichkeit zu verwenden, zielen wir hier bei rekonfigurierbaren und repartitionierbaren Systemen beispielsweise auf die Frage, wie viele Knoten im System gleichzeitig ausgefallen sein dürfen, damit man die Funktionalität noch komplett durch Rerouting und Rekonfiguration der Knoten aufrecht erhalten kann. Wir erwarten, dieses Problem allein aus der Topologie des Spezifikationsgraphen analysieren und lösen zu können. Die Ausfallsicherheit eines Systems hängt daher von der Topologie des Spezifikationsgraphen ab und insbesondere den Möglichkeiten der Bindbarkeit von Prozessen auf Ressourcen. Dies wird formal analysiert, um erste Definitionen und Aussagen zur Ausfallsicherheit von rekonfigurierbaren Netzwerken zu machen.
Synthese und Optimierung: Aus Gründen der Ausfallsicherheit und Fehlertoleranz gibt es in ReCoNets keine zentralen Einheiten, die im Falle von Änderungen der Last oder der Architektur durch Ausfall oder Hinzufügen von Leitungen oder Knoten eine Rekonfiguration der Leitungen und Knoten einleiten. Wir sind daher mit dem Problem konfrontiert, bezüglich Erkennung und Einleitung von Reaktionen (Rerouting und Repartitionierung) einen dezentralen Ansatz zu verfolgen.
Implementierung: Die Verfahren der Erkennung von Leitungs- und Knotenausfällen sowie erste Ergebnisse zu Rerouting und Online-Repartitionierung sollen gegen Ende 2004 auf einem zu entwerfenden Prototyp implementiert werden und die Machbarkeit und Vorteile von ReCoNets verdeutlichen. Dazu soll ein ReCoNet mit 4 Knoten, bestehend jeweils aus einem Altera-Excalibur-Board, auf dem sich ein FPGA (APEX) befindet, aufgebaut werden. Auf diesem FPGA lässt sich ein verfügbarer Mikroprozessorcore mit Namen NIOS inklusive peripherer Einheiten, wie Timer, UARTs und andere I/O-Schnittstellen, konfigurieren und benutzerspezifische Hardware als Co-Design hinzuzufügen und alsdann synthetisieren.
Weitere Informationen sind im WWW unter folgender URL verfügbar:
http://www.reconets.de