Veranstaltungen anzeigen

Rechnerarchitektur
	CPU-Design [CPU] VORL; 2 SWS				WF CE-BA-TW 3-6 WPF INF-BA-V-RA 4-6 WPF INF-MA 1-4 WPF INF-LAG 1-7 WF CE-MA 1-3
		Di	10:15 - 11:45	07.150		Sieh, V.
	Laborübungen zu CPU-Design [LÜCPU] UE; 2 SWS; Do, 12:15 - 13:45, 07.150				WF CE-BA-TW 4-6 WPF INF-BA-V-RA 4-6 WPF INF-MA 1-4 WPF INF-LAG 1-7 WF CE-MA 1-4	Sieh, V.
	Übungen zu CPU-Design [ÜCPU] UE; 2 SWS; Do, 14:15 - 15:45, 07.150				WF CE-BA-TW 4-6 WPF INF-BA-V-RA 4-6 WPF INF-MA 1-4 WPF INF-LAG 1-7 WF CE-MA-AM 1-4	Sieh, V.
	Digitaler Schaltungsentwurf mit VHDL [VHDL-RA] VORL; 2 SWS; ben. Schein; Mo, 12:15 - 13:45, 07.150				WPF INF-BA-V-RA 4-6 WF IuK-BA ab 5	Reichenbach, M. Fey, D.
	Einführung digitaler ASIC Entwurf [EDA] VORL; 2 SWS; Schein				WF IuK-BA ab 5 WPF IuK-BA 1-3 WF CE-MA-INF 1-3 WPF INF-BA-V-RA ab 5 WPF INF-MA 1-3	Reichenbach, M. Fey, D.
		Fr	8:15 - 9:45	07.150		Reichenbach, M. Fey, D.
	Laborübung zu Einführung digitaler ASIC Entwurf [LÜEDA] UE; 2 SWS; ECTS: 2,5; Mo, 10:15 - 11:45, 02.153				WF IuK-BA ab 5 WPF INF-BA-V-RA ab 5	Reichenbach, M.
	Programmierung und Architekturen von Cluster-Rechnern [inf2+3-cluster] VORL; 4 SWS; ECTS: 5				WPF INF-BA-W 5-6 WPF INF-BA-S 4-6 WPF INF-MA ab 1 WF CE-BA-TW 5-6 WF CE-MA-INF ab 1 WF IuK-BA 5-6 WPF IuK-MA-ES-INF 1-3 WPF IuK-MA-KN-INF 1-3 WPF IuK-MA-REA-INF 1-3 WPF IuK-MA-ÜTMK-INF 1-3
		Di Mi	8:30 - 10:00 12:15 - 13:45	07.150 07.150		Fey, D. Veldema, R.
	Tafelübungen zu Einführung digitaler ASIC Entwurf [TÜEDA] UE; Fr, 10:15 - 11:45, 07.150				WF IuK-BA ab 5 WPF INF-BA-V-RA ab 5	Reichenbach, M.
	Übung zu Programmierung und Architekturen von Cluster-Rechnern [inf2+3-cluster-ueb] UE; 2 SWS; ECTS: 2,5; Do, 12:15 - 13:45, 04.150; nV. (in der ersten Vorlesung)				WPF INF-BA-W 5-6 WPF INF-BA-S 5-6 WPF INF-MA ab 1 WF CE-BA-TW 5-6 WF CE-MA-INF ab 1 WF IuK-BA 5-6	Veldema, R. Schäfer, A.

Diese Seite zum Drucken vorbereiten