UnivIS
Information system of Friedrich-Alexander-University Erlangen-Nuremberg © Config eG 
FAU Logo
  Collection/class schedule    module collection Home  |  Legal Matters  |  Contact  |  Help    
search:      semester:   
 
 Layout
 
printable version

 
 
Module Description Sheet (PDF)

 
 
 Also in UnivIS
 
course list

lecture directory

 
 
events calendar

job offers

furniture and equipment offers

 
 

Hardware-Beschreibungssprache VHDL (VHDL-D)2.5 ECTS
(englische Bezeichnung: Hardware Description Language VHDL)
(Prüfungsordnungsmodul: Laborpraktikum Digitaler ASIC-Entwurf)

Modulverantwortliche/r: Jürgen Frickel
Lehrende: Jürgen Frickel


Start semester: SS 2022Duration: 1 semesterCycle: halbjährlich (WS+SS)
Präsenzzeit: 30 Std.Eigenstudium: 45 Std.Language: Deutsch

Lectures:


Inhalt:

Vorlesung mit integrierter Rechnerübung zur Syntax und zur Anwendung der Hardware-Beschreibungssprache VHDL (Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993, Anwendung von VHDL zum Entwurf von FPGAs in der Praxis.

  • Konzepte und Konstrukte der Sprache VHDL

  • Beschreibung auf Verhaltens- und Register-Transfer-Ebene

  • Simulation und Synthese auf der Gatterlogik-Ebene

  • Verwendung professioneller Software-Tools (Xilinx Vivado)

  • Vorlesung mit integrierten Rechner-Übungen (Labs)

  • Kursmaterial ist englisch-sprachig, die Vorlesungssprache deutsch

Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf, Simulation und Synthese digitaler Systeme und Schaltungen beschäftigen wollen.

Lernziele und Kompetenzen:


Fachkompetenz
Wissen
Die Studierenden können Begriffe und Definitionen einer Hardware-Beschreibungssprache (hier VHDL) darlegen.
Verstehen
Die Studierenden verstehen den Zusammenhang bzw. die Transformation zwischen einer Hardware-Struktur und deren Abbildung in einer Hardware-Beschreibungssprache in beiden Richtungen.
Analysieren
Die Studierenden klassifizieren ein gewünschtes Systemverhalten, strukturieren dieses in Teilmodule, und realisieren die Teilmodule bzw. das System in der Hardware-Beschreibungssprache.
Evaluieren (Beurteilen)
Die Studierenden schätzen VHDL-Modelle bezüglich des quantitativen und qualitativen Hardware-Aufwandes ein, überprüfen diese gegen vorliegende Randbedingungen (constraints), und vergleichen sie mit alternativen Lösungen.
Lern- bzw. Methodenkompetenz
Die theoretischen Inhalte der Sprache können durch Einsatz eines Simulations- und Synthesewerkzeuges im praktischen Einsatz selbständig verifiziert und deren Verständnis vertieft werden.
Sozialkompetenz
Die Studierenden stärken ihre Fähigkeit, vorliegende Aufgabenstellungen in Gruppenarbeit gemeinsam zu lösen.

Bemerkung:

Anmeldung über StudOn, begrenztes Platzangebot


Weitere Informationen:

Keywords: Hardware-Beschreibungssprache, VHDL
www: http://www.like.tf.fau.de

Studien-/Prüfungsleistungen:

UnivIS is a product of Config eG, Buckenhof