|
Hardware-Beschreibungssprache VHDL (VHDL-D)2.5 ECTS (Prüfungsordnungsmodul: Hardware-Beschreibungssprache VHDL)
Modulverantwortliche/r: Jürgen Frickel Lehrende:
Jürgen Frickel, Tobias Dichtl
Startsemester: |
SS 2012 | Dauer: |
1 Semester |
Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. |
Lehrveranstaltungen:
Inhalt:
Betreuter Multimedia-Kurs über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL
(Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993
Konzepte und Konstrukte der Sprache VHDL
Beschreibung auf Verhaltensebene und RT-Ebene
Simulation und Synthese auf der Gatterlogik-Ebene
Verwendung professioneller Software-Tools
Vorlesung mit integrierten Übungsbeispielen
Übungs-Betreuung in deutsch oder englisch
Kursmaterial englisch-sprachig
Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf und der Simulation digitaler Systeme und Schaltungen beschäftigen wollen.
Bemerkung:
Betreuter Multimedia-Kurs, Anmeldung per E-Mail an frickel@like.eei.uni-erlangen.de
Weitere Informationen:
www: http://www.like.eei.uni-erlangen.de
Studien-/Prüfungsleistungen:
Hardware-Beschreibungssprache VHDL_ (Prüfungsnummer: 67501)
- Prüfungsleistung, Klausur, Dauer (in Minuten): 90, benotet
- Anteil an der Berechnung der Modulnote: 100.0 %
- Erstablegung: SS 2012, 1. Wdh.: WS 2012/2013, 2. Wdh.: SS 2013
1. Prüfer: | Albert Heuberger |
- Termin: 22.07.2013, 08:00 Uhr, Ort: H 10 TechF
Termin: 10.02.2014, 10:30 Uhr, Ort: K 1 TechF
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|