|
Entwurf Integrierter Schaltungen I (EIS I(A))
- Lecturer
- Prof. Dr.-Ing. Sebastian M. Sattler
- Details
- Vorlesung
Online 2 cred.h, credit: 4/4, ECTS studies, ECTS credits: 5
nur Fachstudium, Sprache Deutsch
Zeit: Tue 10:15 - 11:45, SR 01.030; comments on time and place: Röthelheim-Campus, Paul-Gordan-Str. 5, LZS
- Fields of study
- PF EEI-BA-MIK 5-6
PF EEI-MA-MIK 1-4
WPF IuK-BA 5
PF IuK-MA-ES-INF 1-4
PF IuK-MA-REA-INF 1-4
PF ICT-MA-ES 1-4
WPF ME-BA-MG4 3-6 (ECTS-Credits: 5)
WPF ME-MA-MG4 1-3
WPF WING-MA 1-4
WPF WING-MA-ET-IT 1-3
WPF BPT-MA-E ab 1
- Prerequisites / Organisational information
- Erlaubte Hilfsmittel bei Prüfungen:
- Contents
- Die Vorlesung führt in die Grundlagen des integrierten digitalen Schaltungsentwurfes auf Basis von CMOS ein. Ausgehend vom MOS Transistor wird die Complementäre Logik erklärt und auf gängige statische und dynamische Schaltelemente und Ihre Erweiterungen auf hochintegrierte Schaltungen bis 0.13µm eingegangen.
Digitaler IC Entwurf für Deep Submicron
MOS Transistor
Herstellung, Layout und Simulation
MOS Inverterschaltung
Statische CMOS Gatter-Schaltungen
Entwurf von Logik mit hoher Schaltrate
Transfer-Gatter und dynamische Logik
Entwurf von Speichern
Zusätzliche Themen des Speicherentwurfs
(automatisch geplant, erwartete Hörerzahl original: 42, fixe Veranstaltung: nein)
- Recommended literature
- Literatur: D. A. Hodges, H. G. Jackson, R. A. Saleh, Analysis and Design of Digital Integrated Circuits, McGraw-Hill, 3rd Ed 2004
- ECTS information:
- Title:
- Design of Integrated Circuits I
- Credits: 5
- Additional information
- Keywords: Entwurf, Mikroelektronik, integrierte Schaltung, IC, Transistor, CMOS, Layout, Simulation, Speicher, Leitung, Entwurfsautomatisierung
Expected participants: 34
www: http://www.lzs.eei.uni-erlangen.de/eis1
- Assigned lectures
- VORL ([online]):Design of Integrated Circuits I
-
Lecturer: Prof. Dr.-Ing. Sebastian M. Sattler
Zeit: Tue 14:15 - 15:45, SR 01.030
- UE ([hybrid]):Übungen zu Entwurf Integrierter Schaltungen I
-
Lecturers: M.Sc. Florian Deeg, M.Sc. Tobias Rumpel
Time and place: Fri 14:15 - 15:45, SR 01.030; comments on time and place: Röthelheim-Campus, Paul-Gordan-Str. 5 www: http://www.lzs.eei.uni-erlangen.de/eis1
- Verwendung in folgenden UnivIS-Modulen
- Startsemester WS 2022/2023:
- Entwurf Integrierter Schaltungen I (EIS I)
- Department: Chair of Reliable Circuits and Systems
|
|
|