UnivIS
Information system of Friedrich-Alexander-University Erlangen-Nuremberg © Config eG 
FAU Logo
  Collection/class schedule    module collection Home  |  Legal Matters  |  Contact  |  Help    
search:      semester:   
ACHTUNG: seit 15.06.2022 werden Lecture list nur noch über Campo verwaltet. Diese Daten in UnivIS sind nicht mehr auf aktuellem Stand!
 
 Layout
 
printable version

 
 

  Praktikum für systematischen Entwurf programmierbarer Logikbausteine

Lecturer
M. Sc. Torsten Reißland, Akad. Rat

Details
Praktikum
3 cred.h, certificate, compulsory attendance, ECTS studies, ECTS credits: 2,5, Sprache Deutsch, 1-wöchiges Blockpraktikum
Time and place: n.V.; comments on time and place: 1-wöchiges Blockpraktikum

Fields of study
WPF WING-BA-IKS-ING-P 4-6
WPF WING-MA 1-4
WPF WING-BA-ET-IT 3-6
WPF EEI-BA-AET 5-6
WPF EEI-BA-INT 5-6
WPF EEI-BA-MIK 5-6
WPF EEI-MA-AET 1-4
WPF EEI-MA-INT 1-4
WPF EEI-MA-MIK 1-4
WPF ME-MA-P 1-4
WPF WING-MA-ET-IT 1-3

Prerequisites / Organisational information
Vorkenntnisse: Grundlagen digitaler Schaltungen

Contents
  • Schaltungen: 7-Segment-Decoder, Multiplexer, Zähler
  • Eingabe: Fuse-map, VHDL, Zustandsdiagramm, Schaltplan, Bibliothek

  • Bausteine: PLDs, FPGAs

  • Versuchsinhalte: Schaltnetze, Multiplex-Anzeige, Stoppuhr

  • In System Programming (isp)

(erwartete Hörerzahl original: 20, fixe Veranstaltung: nein)

Recommended literature
Tietze/Schenk: Halbleiter-Schaltungstechnik, Springer Verlag

ECTS information:
Title:
Practical Course for Systematic Design with Programmable Logic Devices (PLD)

Credits: 2,5

Prerequisites
Basics in digital circuits and logic

Contents
  • Circuits: 7 segment display, multiplexer, counter
  • Input: fuse map, VHDL, state diagram, schematic, library

  • Devices: PLDs, FPGAs

  • Chapters: combinatorial circuits, sequential circuits, multiplexing display, stop watch

  • In system programming (ISP)

Literature
Tietze/Schenk: Halbleiter-Schaltungstechnik, Springer Verlag

Additional information
Keywords: Digitale Schaltungen, Schaltnetze, Schaltwerke, PLD, FPGA, VHDL, Altera, Simulation
Expected participants: 20, Maximale Teilnehmerzahl: 20
www: https://www.studon.fau.de/cat1826887.html

Verwendung in folgenden UnivIS-Modulen
Startsemester WS 2022/2023:
Praktikum für systematischen Entwurf programmierbarer Logikbausteine (PR PLD)

Department: Chair of Electronics (Prof. Dr. Weigel)
UnivIS is a product of Config eG, Buckenhof