Lehrveranstaltungen

Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg

Sammlung/Stundenplan Modulbelegung

Home | Rechtliches | Kontakt | Hilfe

Suche:

Semester:

Lehr-
veranstaltungen

Personen/
Einrichtungen



	Darstellung
		kurz ausführlich Druckansicht


		Stundenplan



	Extras
		alle markieren alle Markierungen löschen Ausgabe als XML



	Außerdem im UnivIS
		Vorlesungs- und Modulverzeichnis nach Studiengängen Vorlesungsverzeichnis


		Veranstaltungskalender Stellenangebote Möbel-/Rechnerbörse

Einrichtungen >> Technische Fakultät (TF) >> Department Informatik (INF) >>

Lehrstuhl für Informatik 3 (Rechnerarchitektur)

"Burning Multicores" - Eingebettete Hardwareentwicklung für Mehrkernarchitekturen [BuMuProj] PR; ECTS: 10; nach Vereinbarung				WPF INF-MA ab 1	Reichenbach, M. Schmidt, M. Schäfer, A. Fey, D.
"Games with Cellular Automata" auf parallelen Rechnerarchitekturen [PParRA] PR; 8 SWS; ECTS: 10; Di, 8:15 - 11:45, 02.153; Do, 14:00 - 17:30, 02.153; Termine sind vorläuflich und können nach Vereinbarung noch geändert werden.				WPF INF-BA-PR ab 5	Schmidt, M. Reichenbach, M. Schäfer, A. Seidler, R. Schneider, M.
Architekturen von Multi- und Vielkern-Prozessoren [MultiPro] SEM; 2 SWS; ECTS: 5,0; Di, 14:15 - 15:45, 07.150				WPF INF-BA-SEM 3-4 WPF INF-BA-SEM 3-4 WPF CE-BA-SEM 3-4 WPF MT-BA 3-4	Fey, D. Schneider, M.
CPU-Design [CPU] VORL; 2 SWS; Fr, 8:15 - 9:45, 07.150				WPF INF-BA-V-RA 4-6	Sieh, V.
Laborübungen zu CPU-Design [LÜCPU] UE; 2 SWS; Fr, 10:15 - 11:45, 07.150				WPF INF-BA-V-RA 4-6	Sieh, V.
Übungen zu CPU-Design [ÜCPU] UE; 2 SWS; Do, 12:15 - 13:45, 07.150				WPF INF-BA-V-RA 4-6	Sieh, V.
Digitaler Schaltungsentwurf mit VHDL [VHDL-RA] VORL; 2 SWS; ben. Schein; Mi, 14:15 - 15:45, 07.150				WPF INF-BA-V-RA 4-6 WF IuK-BA ab 5 WF CE-BA-TW ab 5	Schmidt, M. Reichenbach, M. Fey, D.
Übungen zu Digitaler Schaltungsentwurf mit VHDL [ÜVHDL-RA] UE; 2 SWS; Mo, 14:15 - 15:45, 07.150				WPF INF-BA-V-RA 4-6 WF IuK-BA ab 5 WF CE-BA-TW ab 5	Reichenbach, M. Schmidt, M.
Einführung digitaler ASIC Entwurf [EDA] VORL; 2 SWS; Schein; Fr, 12:15 - 13:45, 07.150				WF IuK-BA ab 5 WPF IuK-BA 1-3 WF CE-MA-INF 1-3 WF CE-BA-TW ab 5 WPF INF-BA-V-RA ab 5 PF INF-MA 1-3	Reichenbach, M. Fey, D.
FPGA-Online Basic Course with VHDL [FPGAonline] V/UE; 4 SWS; ECTS: 5; Anf; Vorlesungsmaterialien Englisch, Kommunikation mit Betreuern Deutsch; Dies ist ein Online-Kurs ohne spezielle Zeiten.				WPF INF-BA-W 3 WPF INF-BA-S 3 WPF INF-BA-V-RA 3	Fey, D. Schmidt, M. Reichenbach, M.
Grundlagen der Rechnerarchitektur und -organisation [GRa] VORL; 2 SWS; Mo, 12:15 - 13:45, H1 Egerlandstr.3				PF IuK-BA-S 2 PF INF-LAG 4 PF INF-BA-W 2 PF INF-BA-S 3 PF IuK-BA 2	Fey, D.
Übungen zu Grundlagen der Rechnerarchitektur und -organisation [ÜGRa] UE; 2 SWS; ECTS: 2,5				PF INF-LAG 2-4 PF INF-BA-W 2 PF INF-BA-S 3 PF IuK-BA 2	Richter, F.
	Mo	16:00 - 17:30	02.133-113		Lang, G.
	Di	10:15 - 11:45	02.134-113		Seidler, R.
	Di	12:15 - 13:45	02.134-113		Seidler, R.
	Di	16:00 - 17:30	07.150		Lang, G.
	Mi	8:15 - 9:45	02.133-113		Richter, F.
	Mi	12:15 - 13:45	02.133-113		Schneider, M.
	Mi	16:15 - 17:45	01.150-128		Schäfer, A.
	Do	12:15 - 13:45	02.134-113		Schneider, M.
	Do	12:15 - 13:45	02.133-113		Schäfer, A.
	Fr	8:15 - 9:45	00.152-113		Richter, F.
Kolloquium für Diplomanden und Doktoranden [DoKoll] KO; 2 SWS; Do, 10:15 - 11:45, 07.150					Fey, D.
Laborübung zu Einführung digitaler ASIC Entwurf [LÜEDA] UE; 2 SWS; ECTS: 2,5; Mo, 12:15 - 13:45, 02.153; ab 23.4.2012				WF IuK-BA ab 5 WF CE-MA-INF 1-3 WF CE-BA-TW ab 5 WPF INF-BA-V-RA ab 5	Reichenbach, M. Pfundt, B.
Programmierung und Architekturen von Cluster-Rechnern [inf2+3-cluster] VORL; 4 SWS; ECTS: 5; Di, 8:30 - 10:00, 07.150; Fr, 10:15 - 11:45, 04.150				WPF INF-BA-W 5-6 WPF INF-BA-W 5-6 WPF INF-BA-S 4-6 WPF INF-MA ab 1 WF CE-BA-TW 5-6 WF CE-MA-INF ab 1 WF IuK-BA 5-6 WPF IuK-MA-ES-INF 1-3 WPF IuK-MA-KN-INF 1-3 WPF IuK-MA-REA-INF 1-3 WPF IuK-MA-ÜTMK-INF 1-3	Fey, D. Veldema, R.
Tafelübungen zu Einführung digitaler ASIC Entwurf [TÜEDA] UE; Fr, 14:15 - 16:15, 02.153				WF IuK-BA ab 5 WF CE-MA-INF 1-3 WF CE-BA-TW ab 5 WPF INF-BA-V-RA ab 5	Reichenbach, M.
Tutorium zur Prüfung GRa TUT; Zeit und Raum n.V.					Fey, D.
Übung zu Programmierung und Architekturen von Cluster-Rechnern [inf2+3-cluster-ueb] UE; 2 SWS; ECTS: 2,5; Mi, 10:15 - 11:45, 04.150; nV. (in der ersten Vorlesung)				WPF INF-BA-W 5-6 WPF INF-BA-S 5-6 WPF INF-MA ab 1 WF CE-BA-TW 5-6 WF CE-MA-INF ab 1 WF IuK-BA 5-6	Veldema, R. Schäfer, A.



	UnivIS ist ein Produkt der Config eG, Buckenhof

Lehrstuhl für Informatik 3 (Rechnerarchitektur)

"Burning Multicores" - Eingebettete Hardwareentwicklung für Mehrkernarchitekturen [BuMuProj]

"Games with Cellular Automata" auf parallelen Rechnerarchitekturen [PParRA]

Architekturen von Multi- und Vielkern-Prozessoren [MultiPro]

CPU-Design [CPU]

Laborübungen zu CPU-Design [LÜCPU]

Übungen zu CPU-Design [ÜCPU]

Digitaler Schaltungsentwurf mit VHDL [VHDL-RA]

Übungen zu Digitaler Schaltungsentwurf mit VHDL [ÜVHDL-RA]

Einführung digitaler ASIC Entwurf [EDA]

FPGA-Online Basic Course with VHDL [FPGAonline]

Grundlagen der Rechnerarchitektur und -organisation [GRa]

Übungen zu Grundlagen der Rechnerarchitektur und -organisation [ÜGRa]

Kolloquium für Diplomanden und Doktoranden [DoKoll]

Laborübung zu Einführung digitaler ASIC Entwurf [LÜEDA]

Programmierung und Architekturen von Cluster-Rechnern [inf2+3-cluster]

Tafelübungen zu Einführung digitaler ASIC Entwurf [TÜEDA]

Tutorium zur Prüfung GRa

Übung zu Programmierung und Architekturen von Cluster-Rechnern [inf2+3-cluster-ueb]