UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 
 Darstellung
 
Druckansicht

 
 
Modulbeschreibung (PDF)

 
 
 Außerdem im UnivIS
 
Vorlesungs- und Modulverzeichnis nach Studiengängen

Vorlesungsverzeichnis

 
 
Veranstaltungskalender

Stellenangebote

Möbel-/Rechnerbörse

 
 

Hardware-Beschreibungssprache VHDL (VHDL-D)2.5 ECTS

Modulverantwortliche/r: Jürgen Frickel
Lehrende: Jürgen Frickel, []


Startsemester: SS 2013Dauer: 1 Semester
Präsenzzeit: 30 Std.Eigenstudium: 45 Std.Sprache: Deutsch

Lehrveranstaltungen:

    • Hardware-Beschreibungssprache VHDL
      (Vorlesung mit Übung, 2 SWS, Jürgen Frickel et al., Do, 8:30 - 10:00, S1 LIKE, P1 LIKE; LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-Gebäude); nur bei Bedarf/Überbuchung gelegentliche (ca. 5) Übungen am Do. 10 - 12 Uhr für Teilnehmer mit freiem Time-Slot)

Inhalt:

Betreuter Multimedia-Kurs über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL
(Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993

  • Konzepte und Konstrukte der Sprache VHDL

  • Beschreibung auf Verhaltensebene und RT-Ebene

  • Simulation und Synthese auf der Gatterlogik-Ebene

  • Verwendung professioneller Software-Tools

  • Vorlesung mit integrierten Übungsbeispielen

  • Übungs-Betreuung in deutsch oder englisch

  • Kursmaterial englisch-sprachig

Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf und der Simulation digitaler Systeme und Schaltungen beschäftigen wollen.

Bemerkung:

Betreuter Multimedia-Kurs, Anmeldung per E-Mail an frickel@like.eei.uni-erlangen.de


Weitere Informationen:

www: http://www.like.eei.uni-erlangen.de

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:

  1. Berufspädagogik Technik (Master of Education)
    (Po-Vers. 2010 | Masterprüfung | Wahlpflichtmodule | Hardware-Beschreibungssprache VHDL)
  2. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science): 5-6. Semester
    (Po-Vers. 2007 | Studienrichtungen (Wahlpflichtmodule) | Studienrichtung Mikroelektronik | Vertiefungsmodule Mikroelektronik | Hardware-Beschreibungssprache VHDL (vhb:Online-Kurs))
  3. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science): 5-6. Semester
    (Po-Vers. 2009 | Studienrichtungen | Studienrichtung Mikroelektronik | Vertiefungsmodule (Wahlpflichtmodule) Mikroelektronik | Hardware-Beschreibungssprache VHDL (vhb:Online-Kurs))
  4. Elektrotechnik, Elektronik und Informationstechnik (Master of Science): 1-4. Semester
    (Po-Vers. 2010 | Studienrichtung Mikroelektronik | Vertiefungsmodule Mikroelektronik | Hardware-Beschreibungssprache VHDL (vhb:Online-Kurs))
  5. Informatik (Master of Science)
    (Po-Vers. 2010 | Nebenfach | Nebenfach Elektrotechnik, Elektronik und Informationstechnik | Mikroelektronik | Hardware-Beschreibungssprache VHDL)
  6. Mechatronik (Bachelor of Science): 5-6. Semester
    (Po-Vers. 2007 | Wahlpflichtmodule (für alle Studierende des Bachelorstudiums, die vor 01. Oktober 2012 Wahlpflichtmodule begonnen haben) | Wahlpflichtmodule | Katalog | Hardware-Beschreibungssprache VHDL)
  7. Mechatronik (Bachelor of Science): 5-6. Semester
    (Po-Vers. 2009 | Wahlpflichtmodule (für alle Studierende des Bachelorstudiums, die vor 01. Oktober 2012 Wahlpflichtmodule begonnen haben) | Wahlpflichtmodule | Katalog | Hardware-Beschreibungssprache VHDL)
  8. Mechatronik (Master of Science): 1-3. Semester
    (Po-Vers. 2010 | Wahlpflichtmodule | Katalog | Hardware-Beschreibungssprache VHDL)
  9. Mechatronik (Master of Science): 1-3. Semester
    (Po-Vers. 2010 | Vertiefungsrichtungen | Entwurf Integrierter Schaltungen Digital | Hardware-Beschreibungssprache VHDL)

Studien-/Prüfungsleistungen:

Klausur, Dauer (in Minuten): 90, benotet

Erstablegung: SS 2013, 1. Wdh.: WS 2013/2014, 2. Wdh.: SS 2014
1. Prüfer: Albert Heuberger
Termin: 22.07.2013, 08:00 Uhr, Ort: H 10 TechF
Termin: 10.02.2014, 10:30 Uhr, Ort: K 1 TechF
Termin: 14.07.2014, 08:00 Uhr, Ort: H 10 TechFTermin: 22.07.2013, 08:00 Uhr, Ort: H 10 TechF

UnivIS ist ein Produkt der Config eG, Buckenhof